低消費電力集積回路チップ Jfet 入力オペアンプ TL084IDR
integrated circuit ic
,integrated circuit components
JFET入力オペアンプ TL084IDR
*低消費電力
*広いコモンモード電圧範囲と差動電圧範囲
*低入力バイアスおよび低オフセット電流
*出力短絡保護
*低い全高調波
ねじれ 。。。0.003%（標準）
*高入力インピーダンス。。。JFET入力段
*ラッチアップフリー動作
*高いスルーレート。。。13 V/μs (標準)
*コモンモード入力電圧範囲にはVが含まれますCC+
説明
TL08x JFET 入力オペアンプ ファミリは、これまでに開発されたどのオペアンプ ファミリよりも幅広い選択肢を提供するように設計されています。これらの JFET 入力オペアンプはそれぞれ、モノリシック集積回路内に、整合性の高い高電圧 JFET とバイポーラ トランジスタを組み込んでいます。このデバイスは、高いスルーレート、低い入力バイアスおよびオフセット電流、低いオフセット電圧温度係数を特徴としています。TL08x ファミリでは、オフセット調整および外部補償オプションが利用可能です。
C 接尾辞のデバイスは、0°C ～ 70°C での動作が特徴です。I-suffix デバイスは、-40°C ～ 85°C での動作が特徴です。Q サフィックスデバイスは、-40°C ～ 125°C での動作が特徴です。M 接尾辞のデバイスは、-55 °C ～ 125 °C の全軍用温度範囲で動作することが特徴です。
回路図（各アンプ）
動作時の自由空気温度範囲にわたる絶対最大定格
(特に明記されていない限り)†
|
TL08_C TL08_AC TL08_BC |
TL08_I | TL084Q | TL08_M | ユニット | ||
| 電源電圧、VCC+(注1を参照) | 18 | 18 | 18 | 18 | V | |
| 電源電圧 VCC−(注1を参照) | -18 | -18 | -18 | -18 | V | |
| 差動入力電圧、VID(注2を参照) | ±30 | ±30 | ±30 | ±30 | V | |
| 入力電圧、V私(注1および3を参照) | ±15 | ±15 | ±15 | ±15 | V | |
| 出力短絡時間 (注4を参照) | 無制限 | 無制限 | 無制限 | 無制限 | ||
| 連続総電力損失 | 損失定格表を参照 | |||||
| 動作自由空気温度範囲、Tあ | 0～70 | −40〜85 | −40〜125 | −55〜125 | ℃ | |
|
パッケージの熱 インピーダンス、θJA (注5および6を参照) |
Dパッケージ(8ピン) | 97 | 97 | ℃/W |
||
| Dパッケージ(14ピン) | 86 | 86 | ||||
| Nパッケージ(14ピン) | 76 | 76 | ||||
| NSパッケージ(14ピン) | 80 | |||||
| Pパッケージ(8ピン) | 85 | 85 | ||||
| PSパッケージ（8ピン） | 95 | 95 | ||||
| PWパッケージ(8ピン) | 149 | |||||
| PWパッケージ（14ピン） | 113 | 113 | ||||
| 動作仮想ジャンクション温度 | 150 | 150 | 150 | 150 | ℃ | |
|
ケース温度60℃ 秒、TC |
FKパッケージ | 260 | ℃ | |||
|
リード温度 1.6 mm (1/16 インチ) のケースから 60秒 |
JまたはJGパッケージ | 300 | ℃ | |||
| 保管温度範囲、Tstg | −65〜150 | −65〜150 | −65〜150 | −65〜150 | ℃ | |
†「絶対最大定格」に記載されているストレスを超えるストレスは、デバイスに永久的な損傷を与える可能性があります。これらはストレス定格のみであり、これらの条件または「推奨動作条件」に示されている条件を超えるその他の条件でのデバイスの機能動作は暗示されません。絶対最大定格条件に長時間さらされると、デバイスの信頼性に影響を与える可能性があります。
注: 1. 差動電圧を除くすべての電圧値は、電圧間の中間点を基準としています。
VCC+とVCC−。
2. 差動電圧は IN− に対して IN+ にあります。
3. 入力電圧の大きさは、電源電圧の大きさを決して超えてはなりません
または 15 V のいずれか小さい方。
4. 出力はグランドまたは電源に短絡する可能性があります。温度および/または電源電圧
損失定格を超えないように制限する必要があります。
5. 最大消費電力は TJ(max)、θ の関数です。JA、Tあ。最大許容値
許容周囲温度における消費電力は PD = (TJ(最大) − Tあ)/θJA。
150°C の絶対最大 TJ で動作すると、信頼性に影響を与える可能性があります。
6. パッケージの熱インピーダンスは、JESD 51-7 に従って計算されます。
損失定格表
| パッケージ |
Tあ25℃以下 電力定格 |
ディレーティング 要素 |
ディレート Tの上あ |
Tあ= 70℃ 電力定格 |
Tあ= 85℃の定格電力 | Tあ= 125℃の定格電力 |
| D（14ピン） | 680mW | 7.6mW/℃ | 60℃ | 604mW | 490mW | 186mW |
| FK | 680mW | 11.0mW/℃ | 88℃ | 680mW | 680mW | 273mW |
| J | 680mW | 11.0mW/℃ | 88℃ | 680mW | 680mW | 273mW |
| JG | 680mW | 8.4mW/℃ | 69℃ | 672mW | 546mW | 210mW |
LMC6482IMX/NOPB Cmosの二重柵に柵入出力演算増幅器IC
DRV602PWRのフラッシュ・メモリICの新しく、元の在庫
OPA335AIDR 電子ICチップ 単一供給 CMOS 動作増幅器
OPA4228UAの一般目的のアンプ4回路14 SOIC 11 V/ΜSのスルー・レート
TL082CPの集積回路Chipjfetは演算増幅器の高いスルー・レートを入れた
TAS5162DKDR 新しい原産物
TL062CDR 新しい原産物
LM324N 新しい原産物
| イメージ | 部分# | 記述 | |
|---|---|---|---|
|
|
LMC6482IMX/NOPB Cmosの二重柵に柵入出力演算増幅器IC |
CMOS Amplifier 2 Circuit Rail-to-Rail 8-SOIC
|
|
|
|
DRV602PWRのフラッシュ・メモリICの新しく、元の在庫 |
Amplifier IC 2-Channel (Stereo) Class AB 14-TSSOP
|
|
|
|
OPA335AIDR 電子ICチップ 単一供給 CMOS 動作増幅器 |
Zero-Drift Amplifier 1 Circuit Rail-to-Rail 8-SOIC
|
|
|
|
OPA4228UAの一般目的のアンプ4回路14 SOIC 11 V/ΜSのスルー・レート |
General Purpose Amplifier 4 Circuit 14-SOIC
|
|
|
|
TL082CPの集積回路Chipjfetは演算増幅器の高いスルー・レートを入れた |
J-FET Amplifier 2 Circuit 8-PDIP
|
|
|
|
TAS5162DKDR 新しい原産物 |
Amplifier IC 2-Channel (Stereo) Class D 36-HSSOP
|
|
|
|
TL062CDR 新しい原産物 |
J-FET Amplifier 2 Circuit 8-SOIC
|
|
|
|
LM324N 新しい原産物 |
General Purpose Amplifier 4 Circuit 14-PDIP
|